不久前，Marvell高管在一場分析會上提供的數據顯示晶片的研發成本正在飆升。在28nm的時候，設計一顆晶片的成本僅為4280萬美元，在接下來的的22和16nm，增幅也不算太大，可到了10nm，成本則開始飆升。

7nm晶片的設計成本已達到了2.49億美元，到了5nm又進一步飆升至4.49億美元、3nm到了5.81億美元，2nm則增加到了7.24億美元。

設計晶片都這麼貴，那生產出晶片得花多少錢，這些錢都花哪去了？

根據晶片的生產流程，可以分為主產業鏈和支撐產業鏈：主產業鏈包括晶片設計、製造和封測；支撐產業鏈包括IP、EDA、裝備和材料等。而晶片生產的費用大部分也就在花在以下幾項中。

研發和人力成本

人力成本是研發成本的重要部分，這部分成本很難具體估算，屬於長期的研發投入。據瞭解，賽靈思在研發代號Everest的7nm工藝的FPGA晶片時，費時 4 年動用了 1500 名工程師才開發成功，專案耗資超過 10 億美元。英偉達開發Xavier動用了 2000 個工程師，開發費用已達 20 億美金。

晶圓代工成本

根據CEST的模型，在5nm節點上構建的單個300mm晶圓的成本約為16988美元，在7nm節點上構建的類似晶圓成本為9346美元。可見隨著工藝節點的提升，晶圓代工成本隨之大幅度提升。

此外，除了晶圓廠建設和代工費用，晶圓製造廠商的日常運營投入也不低。據臺媒報導，臺積電5nm晶片大規模量產之際，公司單位產品用電量相比2019年上漲了17.9%，而2019年臺積電全球能源消耗量達到143.3億度，作為對比，2019年深圳市1343.88萬常住人口的全年居民用電為146.64億度。可見生產晶圓是多麼耗費能源，從近兩年臺積電與中芯國際的耗電量與營收對比也可看出生產高制程晶片的成本多麼巨大。

掩膜成本

掩膜版又稱光罩、光掩膜等，是微電子製造過程中的圖形轉移工具或母版，其功能類似於傳統照相機的“底片”，根據客戶所需要的圖形，通過光刻制版工藝，將微米級和納米級的精細圖案刻制於掩膜版基板上，是承載圖形設計和工藝技術等內容的載體。

據IBS數據顯示，在16/14nm制程中，所用掩膜成本在500萬美元左右，到7nm制程時，掩膜成本迅速升至1500萬美元。

7nm制程中，掩膜成本大概為1500萬美元。

可見，隨著制程的提升，掩膜成本將會再度攀升，進一步增加晶片成本。

光刻機

光刻機作為晶片製造階段最核心的設備之一，其原理是把設計好的晶片圖案印在掩膜上，接著用鐳射光束穿過印著圖案的掩膜和光學鏡片，將晶片圖案曝光在帶有光刻膠塗層的矽片上，最終將掩膜上的圖案轉移到晶片光刻膠塗層上，其精度決定了制程的精度，

隨著工藝制程的發展，到7nm及更先進的技術節點時，需要波長更短的極紫外（EUV）光刻技術來實現更小的制程。荷蘭ASML是全球唯一有能力製造EUV光刻機的廠商，也是全球光刻機領域的巨頭。根據其2021年的財報來看，平均每臺EUV光刻機價格高達1.535億歐元。

當然，除了價格最貴的EUV光刻機之外，刻蝕、薄膜沉積、清洗、封裝等環節所採用的設備和材料也價格不菲，且成本都在隨著工藝制程向前發展不斷提高。

EDA成本

EDA涵蓋了積體電路設計、驗證和仿真等所有流程，晶片的用途、規格、特性、製成工藝幾乎全都在這個階段完成。利用EDA工具可設計得到極其複雜的電路圖，從而製造出功能強大的晶片。

EDA是一個市場規模雖然小但技術流程很長的產業，以新思科技為例，其完整覆蓋晶片全設計流程的工具鏈號稱有500多種。

IP授權成本

半導體IP是指在積體電路設計中那些已驗證、可複用、具有某種確定功能和自主知識產權功能的設計模組，晶片公司可以通過購買IP實現某個特定功能，這種類似“搭積木”的開發模式可大大縮短晶片的開發週期，在降低晶片設計難度的同時提高性能和可靠性。

由於晶片核心的底層架構被掌握在少數廠商手中，所以一般廠商都需要一次性花費數百萬美元才能買到使用權，而且在晶片投產之後再以晶片最終售價的1%-3%向IP廠商支付版稅，這些專利費可能達到設計成本的50%以上。可見，生產晶片不僅僅是硬體設備上的投入，在知識產權方面也是一項重大的技術壁壘。

而且，IP作為技術含量最高的價值節點，隨著晶片制程越來越先進，晶片價格的提升，IP研發難度和授權費用也將隨之升高。

儘管半導體晶片的製作難度如此之大、耗資如此巨大，但在這資訊時代，半導體晶片已經成了我們科技發展的基石，生產更高制程的晶片已經成為我們永遠的目標。